Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей
Предложены метод и алгоритм аппаратной реализации нейронных сетей на ПЛИС типа FPGA с использованием языка VHDL. Приведены примеры аппаратной реализации средствами ПЛИС искусственных нейронов и нейронных сетей с сигмоидальными функциями активации. Показано, что с помощью разработанного метода обеспе...
Gespeichert in:
| Datum: | 2015 |
|---|---|
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | Russian |
| Veröffentlicht: |
Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України
2015
|
| Schriftenreihe: | Электронное моделирование |
| Schlagworte: | |
| Online Zugang: | http://dspace.nbuv.gov.ua/handle/123456789/101141 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей / П.И. Кравец, В.Н. Шимкович, Д.А. Ференс // Электронное моделирование. — 2015. — Т. 37, № 4. — С. 63-73. — Бібліогр.: 12 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
irk-123456789-101141 |
|---|---|
| record_format |
dspace |
| spelling |
irk-123456789-1011412016-06-01T03:02:50Z Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей Кравец, П.И. Шимкович, В.Н. Ференс, Д.А. Вычислительные процессы и системы Предложены метод и алгоритм аппаратной реализации нейронных сетей на ПЛИС типа FPGA с использованием языка VHDL. Приведены примеры аппаратной реализации средствами ПЛИС искусственных нейронов и нейронных сетей с сигмоидальными функциями активации. Показано, что с помощью разработанного метода обеспечивается значительная скорость обработки информации и оптимизируется использование ресурса ПЛИС. Запропоновано метод та алгоритм апаратної реалізації нейронних мереж на ПЛІС типу FPGA з використанням мови VHDL. Наведено приклади апаратної реалізації засобами ПЛІС штучних нейронів та нейронних мереж з сигмоідальними функціями активації. Показано, що за допомогою розробленого методу забезпечується значна швидкість обробки інформації та оптимізується використання ресурсу ПЛІС. A method and algorithms of the hardware-software implementation of neuron networks on PLIS of FPGA type using VHDL language is proposed in the work. Examples of the hardware-software implementation by PLIS means of artificial neurons and neuron networks with sigmoid activation functions are presented; it is shown that the considerable velocity of data processing is provided and the use of PLIS resource is optimized owing to the developed method and algorithm. 2015 Article Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей / П.И. Кравец, В.Н. Шимкович, Д.А. Ференс // Электронное моделирование. — 2015. — Т. 37, № 4. — С. 63-73. — Бібліогр.: 12 назв. — рос. 0204-3572 http://dspace.nbuv.gov.ua/handle/123456789/101141 681.5.13 ru Электронное моделирование Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| language |
Russian |
| topic |
Вычислительные процессы и системы Вычислительные процессы и системы |
| spellingShingle |
Вычислительные процессы и системы Вычислительные процессы и системы Кравец, П.И. Шимкович, В.Н. Ференс, Д.А. Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей Электронное моделирование |
| description |
Предложены метод и алгоритм аппаратной реализации нейронных сетей на ПЛИС типа FPGA с использованием языка VHDL. Приведены примеры аппаратной реализации средствами ПЛИС искусственных нейронов и нейронных сетей с сигмоидальными функциями активации. Показано, что с помощью разработанного метода обеспечивается значительная скорость обработки информации и оптимизируется использование ресурса ПЛИС. |
| format |
Article |
| author |
Кравец, П.И. Шимкович, В.Н. Ференс, Д.А. |
| author_facet |
Кравец, П.И. Шимкович, В.Н. Ференс, Д.А. |
| author_sort |
Кравец, П.И. |
| title |
Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей |
| title_short |
Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей |
| title_full |
Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей |
| title_fullStr |
Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей |
| title_full_unstemmed |
Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей |
| title_sort |
метод и алгоритмы реализации на плис функции активации для искусственных нейронных сетей |
| publisher |
Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України |
| publishDate |
2015 |
| topic_facet |
Вычислительные процессы и системы |
| url |
http://dspace.nbuv.gov.ua/handle/123456789/101141 |
| citation_txt |
Метод и алгоритмы реализации на ПЛИС функции активации для искусственных нейронных сетей / П.И. Кравец, В.Н. Шимкович, Д.А. Ференс // Электронное моделирование. — 2015. — Т. 37, № 4. — С. 63-73. — Бібліогр.: 12 назв. — рос. |
| series |
Электронное моделирование |
| work_keys_str_mv |
AT kravecpi metodialgoritmyrealizaciinaplisfunkciiaktivaciidlâiskusstvennyhnejronnyhsetej AT šimkovičvn metodialgoritmyrealizaciinaplisfunkciiaktivaciidlâiskusstvennyhnejronnyhsetej AT ferensda metodialgoritmyrealizaciinaplisfunkciiaktivaciidlâiskusstvennyhnejronnyhsetej |
| first_indexed |
2025-07-07T10:28:55Z |
| last_indexed |
2025-07-07T10:28:55Z |
| _version_ |
1836983659937136640 |
| fulltext |
ÓÄÊ 681.5.13
Ï.È. Êðàâåö, êàíä.òåõí.íàóê,
Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ
Íàöèîíàëüíûé òåõíè÷åñêèé óíèâåðñèòåò Óêðàèíû
«Êèåâñêèé ïîëèòåõíè÷åñêèé èíñòèòóò»
(Óêðàèíà, 03056, Êèåâ, ïð-ò Ïîáåäû, ä. 37,
òåë:. 4068346, e-mail: kravets@ntu-kpi.kpi.ua)
Ìåòîä è àëãîðèòìû ðåàëèçàöèè íà ÏËÈÑ ôóíêöèè
àêòèâàöèè äëÿ èñêóññòâåííûõ íåéðîííûõ ñåòåé
Ïðåäëîæåíû ìåòîä è àëãîðèòì àïïàðàòíîé ðåàëèçàöèè íåéðîííûõ ñåòåé íà ÏËÈÑ òèïà
FPGA ñ èñïîëüçîâàíèåì ÿçûêà VHDL. Ïðèâåäåíû ïðèìåðû àïïàðàòíîé ðåàëèçàöèè ñðåäñò-
âàìè ÏËÈÑ èñêóññòâåííûõ íåéðîíîâ è íåéðîííûõ ñåòåé ñ ñèãìîèäàëüíûìè ôóíêöèÿìè
àêòèâàöèè. Ïîêàçàíî, ÷òî ñ ïîìîùüþ ðàçðàáîòàííîãî ìåòîäà îáåñïå÷èâàåòñÿ çíà÷èòåëüíàÿ
ñêîðîñòü îáðàáîòêè èíôîðìàöèè è îïòèìèçèðóåòñÿ èñïîëüçîâàíèå ðåñóðñà ÏËÈÑ.
Çàïðîïîíîâàíî ìåòîä òà àëãîðèòì àïàðàòíî¿ ðåàë³çàö³¿ íåéðîííèõ ìåðåæ íà ÏË²Ñ òèïó FPGA
ç âèêîðèñòàííÿì ìîâè VHDL. Íàâåäåíî ïðèêëàäè àïàðàòíî¿ ðåàë³çàö³¿ çàñîáàìè ÏË²Ñ øòó÷-
íèõ íåéðîí³â òà íåéðîííèõ ìåðåæ ç ñèãìî³äàëüíèìè ôóíêö³ÿìè àêòèâàö³¿. Ïîêàçàíî, ùî çà
äîïîìîãîþ ðîçðîáëåíîãî ìåòîäó çàáåçïå÷óºòüñÿ çíà÷íà øâèäê³ñòü îáðîáêè ³íôîðìàö³¿ òà
îïòèì³çóºòüñÿ âèêîðèñòàííÿ ðåñóðñó Ï˲Ñ.
Ê ë þ ÷ å â û å ñ ë î â à: íåéðîííûå ñåòè, ôóíêöèè àêòèâàöèè, ÏËÈÑ, ÿçûê VHDL.
Ðàçâèòèå òåîðèè àâòîìàòè÷åñêîãî óïðàâëåíèÿ ñâÿçàíî ñ óñëîæíåíèåì ðå-
øàåìûõ çàäà÷ è ïîâûøåíèåì êà÷åñòâåííûõ ïîêàçàòåëåé íåîáõîäèìûõ
ðåøåíèé [1]. Òðàäèöèîííûå ìåòîäû óïðàâëåíèÿ îñíîâàíû íà òåîðèè ëè-
íåéíûõ ñèñòåì, â òî âðåìÿ êàê ðåàëüíûå îáúåêòû ÿâëÿþòñÿ, ïî ñâîåé
ïðèðîäå, íåëèíåéíûìè. Íåéðîñåòåâûå ñèñòåìû óïðàâëåíèÿ ïðåäñòàâëÿþò
ñîáîé íîâîå âûñîêîòåõíîëîãè÷íîå íàïðàâëåíèå â òåîðèè óïðàâëåíèÿ è
îòíîñÿòñÿ ê êëàññó íåëèíåéíûõ äèíàìè÷åñêèõ ñèñòåì [2]. Âûñîêîå áûñòðî-
äåéñòâèå ïîñðåäñòâîì ðàñïàðàëëåëèâàíèÿ âõîäíîé èíôîðìàöèè â ñî÷åòà-
íèè ñî ñïîñîáíîñòüþ ê îáó÷åíèþ íåéðîííûõ ñåòåé äåëàåò ýòó òåõíîëîãèþ
âåñüìà ïðèâëåêàòåëüíîé äëÿ ñîçäàíèÿ óñòðîéñòâ óïðàâëåíèÿ â àâòîìàòè-
÷åñêèõ ñèñòåìàõ.
ISSN 0204–3572. Ýëåêòðîí. ìîäåëèðîâàíèå. 2015. Ò. 37. ¹ 4 63
�������� �
��
�
�� ���������� ��
� Ï.È. Êðàâåö, Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ, 2015
 íàñòîÿùåå âðåìÿ îñíîâíûì ìåòîäîì ðåàëèçàöèè íåéðîñåòåâûõ ñèñ-
òåì óïðàâëåíèÿ ÿâëÿåòñÿ ïðîãðàììíûé, ñ èñïîëüçîâàíèåì êîìïüþòåðíîé
òåõíèêè èëè ñïåöèàëèçèðîâàííûõ êîíòðîëëåðîâ, ïîñòðîåííûõ íà èõ îñíî-
âå, ÷òî çíà÷èòåëüíî ñîêðàùàåò ïðàêòè÷åñêîå ïðèìåíåíèå íåéðîñåòåâûõ
ñèñòåì óïðàâëåíèÿ. Âûñîêàÿ ñòîèìîñòü òàêèõ ðåãóëÿòîðîâ äåëàåò èõ ïðàê-
òè÷åñêè íåäîñòóïíûìè äëÿ èñïîëüçîâàíèÿ â ïðîñòûõ ñèñòåìàõ óïðàâëå-
íèÿ. Êðîìå òîãî, êîìïüþòåðíûå íåéðîñåòåâûå ðåãóëÿòîðû èìåþò îãðàíè-
÷åííóþ ïðîèçâîäèòåëüíîñòü è òðåáóþò çíà÷èòåëüíûõ çàòðàò âðåìåíè íà
îáó÷åíèå. Ðåêóððåíòíîñòü è ïîñëåäîâàòåëüíîñòü äåéñòâèé ïðîöåäóðû
îáó÷åíèÿ íåéðîñåòè ïðè ðåàëèçàöèè íà âñåì ìíîæåñòâå íàñòðîå÷íûõ ïà-
ðàìåòðîâ íå ïîçâîëÿåò ïîëíîñòüþ ðåøèòü ïðîáëåìó áûñòðîäåéñòâèÿ ïðî-
öåäóðû îáó÷åíèÿ íåéðîííûõ ñåòåé â îäíîì òåìïå ñ äèíàìèêîé îáúåêòà
óïðàâëåíèÿ. Àëüòåðíàòèâîé ýòîìó ÿâëÿåòñÿ ðàñïàðàëëåëèâàíèå ïðîöåäó-
ðû îáó÷åíèÿ è ðàáîòû âíóòðåííèõ ýëåìåíòîâ íåéðîííûõ ñåòåé. Òàêàÿ
âîçìîæíîñòü ïîÿâëÿåòñÿ ïðè àïïàðàòíîé ðåàëèçàöèè íåéðîííûõ ñåòåé,
ïîñòðîåííûõ íà íåéðî÷èïàõ èëè ïðîãðàììèðóåìûõ ëîãè÷åñêèõ èíòåã-
ðàëüíûõ ñõåìàõ (ÏËÈÑ) [3].
Èçâåñòíû ñîâðåìåííûå ðàçðàáîòêè, âûïîëíåííûå íà ÏËÈÑ âûñîêîé
èíòåãðàöèè,— «íåéðî÷èï-8», èíñòðóìåíòàëüíàÿ ïëàòà XDSP-680 íà áàçå
FPGA ñåìåéñòâà Spartan êîìïàíèè Xilinx ñ íåéðîñåòåâîé ïðîøèâêîé è
äðóãèå ïåðñïåêòèâíûå ðàçðàáîòêè, òàêèå êàê «íåéðî÷èï-2000» íà îñíîâå
FPGA Virtex / Virtex-E, à òàêæå íàáîð èíñòðóìåíòàëüíûõ ïëàò íà îñíîâå
ÏËÈÑ ðàçëè÷íûõ ñåðèé è ìîäóëåé ðàçëè÷íîãî íàçíà÷åíèÿ, ïîçâîëÿþùèå
áûñòðî è ýôôåêòèâíî ñîçäàâàòü âû÷èñëèòåëüíûå ñèñòåìû ðàçëè÷íîãî
ôóíêöèîíàëüíîãî íàçíà÷åíèÿ [4]. Âñå óêàçàííûå ðàçðàáîòêè îñíîâàíû íà
íåéðîíàõ ñ ïîðîãîâîé ôóíêöèåé àêòèâàöèè è ïðåäíàçíà÷åíû äëÿ âû÷èñ-
ëèòåëüíûõ ñèñòåì îáùåãî íàçíà÷åíèÿ. Îäíàêî ïðåäñòàâëÿåò èíòåðåñ ðàç-
ðàáîòêà íåéðîêîíòðîëëåðîâ ñèñòåì óïðàâëåíèÿ, ñïîñîáíûõ ôóíêöèîíè-
ðîâàòü è àäàïòèðîâàòüñÿ â ðåàëüíîì âðåìåíè [7—12].
Ï.È. Êðàâåö, Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ
64 ISSN 0204–3572. Electronic Modeling. 2015. V. 37. ¹ 4
+1
�1
wk,1
wk,2
wk i,
...
k
b
ks
)(
k
sf
k
q
ak,1
ak,2
ak i,
�
Ðèñ. 1. Ñõåìà èñêóññòâåííîãî íåéðîíà
Ïðåäëàãàåòñÿ ìåòîä è àëãîðèòì àïïàðàòíîé ðåàëèçàöèè èñêóññòâåí-
íûõ íåéðîííûõ ñåòåé ñ ôóíêöèÿìè àêòèâàöèè ñèãìîèäàëüíîãî òèïà íà
ïðîãðàììèðóåìûõ èíòåãðàëüíûõ ëîãè÷åñêèõ ñõåìàõ ñ èñïîëüçîâàíèåì
ÿçûêà VHDL äëÿ äàëüíåéøåãî ïðîåêòèðîâàíèÿ íà èõ îñíîâå êîìïîíåíòîâ
íåéðîñåòåâûõ ñèñòåì óïðàâëåíèÿ, êîòîðûå ìîãóò ôóíêöèîíèðîâàòü è
àäàïòèðîâàòüñÿ â ðåàëüíîì âðåìåíè.
Ðåçóëüòàòû èññëåäîâàíèé. Îäíà èç ïðîáëåì, âîçíèêàþùèõ ïðè àï-
ïàðàòíîé ðåàëèçàöèè íåéðîííûõ ñåòåé, — ðåàëèçàöèÿ èñêóññòâåííîãî
íåéðîíà è åãî àêòèâàöèîííûõ ôóíêöèé ñðåäñòâàìè ÏËÈÑ. Íà ðèñ. 1
ïðåäñòàâëåíà ñòðóêòóðíàÿ ñõåìà èñêóññòâåííîãî íåéðîíà, ãäå f — àêòèâà-
öèîííàÿ ôóíêöèÿ íåéðîíà; qk è ak i, — âûõîäíîé ñèãíàë è âõîäÿùèå ñèãíàëû
k-ãî íåéðîíà; wk i, è bk — ñèíàïòè÷åñêèé âåñ è ñìåùåíèÿ k-ãî íåéðîíà.
 èñêóññòâåííûõ íåéðîííûõ ñåòÿõ íàèáîëüøåå ðàñïðîñòðàíåíèå (ïî
àíàëîãèè ñ áèîëîãè÷åñêèìè ïðîöåññàìè) ïîëó÷èëè ôóíêöèè àêòèâàöèè,
òàêèå êàê ëèíåéíàÿ, ïîðîãîâàÿ è ñèãìîèäàëüíàÿ (ðèñ. 2).
Ñèãìîèäàëüíûå ôóíêöèè — ýòî íàèáîëåå øèðîêî èñïîëüçóåìûé òèï
àêòèâàöèîííûõ ôóíêöèé. Îíè ÿâëÿþòñÿ ìîíîòîííî âîçðàñòàþùèìè, íå-
ïðåðûâíûìè è äèôôåðåíöèðîâàííûìè. Ýòî êëàññ ôóíêöèé, êîòîðûå îïè-
ñûâàþòñÿ âûðàæåíèåì
f x k b T c k
c
beTx
( , , , , ) � �
�1
, (1)
Ìåòîä è àëãîðèòìû ðåàëèçàöèè íà ÏËÈÑ ôóíêöèè
ISSN 0204–3572. Ýëåêòðîí. ìîäåëèðîâàíèå. 2015. Ò. 37. ¹ 4 65
f x( )
x
1
3
4
21,2
0,8
0,4
0,4
0,8
1,2
�
�
�
�� �� � �
Ðèñ. 2. Ôóíêöèè àêòèâàöèè èñêóññòâåííûõ íåéðîíîâ: 1 — ëèíåéíàÿ; 2 — ïîðîãîâàÿ; 3 —
ñèãìîèäàëüíàÿ; 4 — ãèïåðáîëè÷åñêèé òàíãåíñ
ãäå x k b T c, , , , — ïàðàìåòðû k R
; b R
, b �0; T c R, \{ }
0 . Åñëè ïðèíÿòü
k = 0, c = 1, b = 1 è T = – 1, òî âûðàæåíèå (1) ïðèìåò âèä
f x
e ex x
( , , , , )0 1 1 1 0
1
1 1
1
11
� � �
�
�
�� �
. (2)
Ôóíêöèÿ, îïèñàííàÿ âûðàæåíèåì (2), íàçûâàåòñÿ «êëàññè÷åñêèé» ñèãìîèä
(ñì. ðèñ. 2, 3). Åñëè ïðèíÿòü k = 1, c = – 2, b = 1 è T = 2, òî âûðàæåíèå (2)
ïðèìåò âèä
f x
e
e
e
e
e
e
x
x
x
x
x
( , , , , )1 1 2 2 1
2
1 1
1 2
1
1
12
2
2
2
2
� � �
�
�
�
� �
�
�
�
�
�
x x
x x
e
e e
�
�
�
�
. (3)
Ôóíêöèÿ, îïèñàííàÿ âûðàæåíèåì (3), íàçûâàåòñÿ ãèïåðáîëè÷åñêèé òàí-
ãåíñ (ñì. ðèñ. 2, 4).
Ñëîæíûìè îòíîñèòåëüíî öèôðîâîé ðåàëèçàöèè ÿâëÿþòñÿ ñèãìîèäàëü-
íûå ôóíêöèè àêòèâàöèè. Ïðè ðàçðàáîòêå ìåòîäà è àëãîðèòìà ðåàëèçàöèè
íåéðîíîâ ñ ñèãìîèäàëüíîé ôóíêöèåé àêòèâàöèè ñëåäóåò ó÷èòûâàòü îñî-
áåííîñòè ñòðîåíèÿ ÏËÈÑ, èìåþùåé ðåñóðñû ïîèñêîâîé òàáëèöû, ìóëüòè-
ïëåêñîðû, ñóììàòîðû, áëîêè óìíîæåíèÿ, íî íå èìåþùåé áëîêîâ äåëåíèÿ.
Äëÿ íåéðîíà íåîáõîäèìà ðåãóëèðóåìàÿ òî÷íîñòü âû÷èñëåíèé è ðàçðÿä-
íîñòü âõîäíûõ äàííûõ.
Äëÿ öèôðîâîé ðåàëèçàöèè íåëèíåéíûõ ôóíêöèé èñïîëüçóþò ðàçëè÷-
íûå ìåòîäû àïïðîêñèìàöèè, òàêèå êàê òàáëè÷íûé, ðàçëîæåíèå â ðÿä Òåé-
ëîðà, êóñî÷íî-ëèíåéíàÿ àïïðîêñèìàöèÿ è äð. Ìåòîä ðàçëîæåíèÿ â ðÿä
Òåéëîðà òðåáóåò âûïîëíåíèÿ ìíîãèõ óìíîæåíèé, à ïîòîìó íåïðèåìëåì
äëÿ ðåàëèçàöèè â ÏËÈÑ [4, 5]. Òàáëè÷íûé ìåòîä ïðåäóñìàòðèâàåò ñîçäà-
íèå ãëîáàëüíîé ïåðåìåííîé, òàáëèöû âîçìîæíûõ çíà÷åíèé öåëåâîé ôóíê-
öèè, íåïðåäñêàçóåìûé è íåêîíòðîëèðóåìûé äîñòóï ê íåé âñåìè íåéðî-
íàìè ñåòè, ÷òî, â ñâîþ î÷åðåäü, ñîçäàåò áîëüøóþ âðåìåííóþ çàäåðæêó.
Ñîçäàíèå îòäåëüíîé ëîêàëüíîé òàáëèöû äëÿ êàæäîãî íåéðîíà â ñåòè íå-
ïðèåìëåìî ïðè èñïîëüçîâàíèè ðåñóðñà ÏËÈÑ. Ïîýòîìó íàèáîëåå îïòè-
ìàëüíûì ìåòîäîì ðåàëèçàöèè ôóíêöèé àêòèâàöèè ñèãìîèäàëüíîãî òèïà
ÿâëÿåòñÿ êóñî÷íî-ëèíåéíàÿ àïïðîêñèìàöèÿ.
Ðàññìîòðèì ñëåäóþùèé ìåòîä ðåàëèçàöèè èñêóññòâåííîãî íåéðîíà ñ
ôóíêöèÿìè àêòèâàöèè ñèãìîèäàëüíîãî òèïà. Âõîäíûìè äàííûìè ïðè
ýòîì ÿâëÿþòñÿ ôóíêöèè, îïèñûâàåìûå ôîðìóëîé (1).
Ý ò à ï 1. Èññëåäóåì ôóíêöèþ àêòèâàöèè íà ñèììåòðè÷íîñòü îòíîñè-
òåëüíî îñåé. Çàïèøåì ôóíêöèþ (2) â âèäå
f x f x
e
e
e
e
e
e
e
x
x
x
x
x
x
( ) ( )� � � � �
�
� �
�
� �
�
�
�
�
�
�
1 1
1
1
1
1
1
1
1
1
1
1
x
x xe e�
�
�1
1
1
.
Ï.È. Êðàâåö, Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ
66 ISSN 0204–3572. Electronic Modeling. 2015. V. 37. ¹ 4
Òîãäà
1
1
1
1
1
�
�
�
��e ex x
, èëè 1� � �f x f x( ) ( ). (4)
Áóäåì ðàññìàòðèâàòü ôóíêöèþ f x( ) òîëüêî äëÿ ïîëîæèòåëüíûõ àðãóìåí-
òîâ, îòðèöàòåëüíûå èõ çíà÷åíèÿ ìîæíî íàéòè ïî ôîðìóëå (4), ÷òî ïîçâî-
ëèò óñêîðèòü âû÷èñëåíèÿ è óìåíüøèò èñïîëüçóåìûé ðåñóðñ ÏËÈÑ.
Ý ò à ï 2. Çàäàåì êóñî÷íî-ëèíåéíóþ ôóíêöèþ íà êàæäîì èç èíòåð-
âàëîâ ( ; )�� x1 , ( ; )x x1 2 , ... ( ; )xn �� â âèäå
f x
k x b x x
k x b x x x
k x b x xn n n
( )
, ,
, ,
. . .
, ,
�
�
�
�
�
�
�
0 0 1
1 1 1 2�
�
�
�
(5)
ãäå k , b — êîýôôèöèåíòû ëèíåéíîãî óðàâíåíèÿ; x — àðãóìåíò ôóíêöèè
àêòèâàöèè.
Ý ò à ï 3. Ðàññ÷èòûâàåì çíà÷åíèå f x( ) ïðè ðàíåå ïîëó÷åííîì çíà÷åíèè
õ. Èç ïàìÿòè âûáèðàåì çíà÷åíèÿ êîýôôèöèåíòîâ k è b äëÿ îòðèöàòåëüíûõ
àðãóìåíòîâ, à çàòåì ðàññ÷èòûâàåì çíà÷åíèå ôóíêöèè (5) ïî ôîðìóëå (4).
Òàêèì îáðàçîì, íà îñíîâå ëèíåéíûõ ôîðìóë ìîæíî íàéòè àïïðîê-
ñèìàöèþ ôóíêöèè ñèãìîèäàëüíîãî òèïà äëÿ ëþáîãî àðãóìåíòà ñ çàäàííîé
òî÷íîñòüþ.
À ë ã î ð è ò ì ð å à ë è ç à ö è è ê ë à ñ ñ è ÷ å ñ ê î é ñ è ã ì î è ä à ë ü í î é
ô ó í ê ö è è í à ÏËÈÑ ñ è ñ ï î ë ü ç î â à í è å ì ÿ ç û ê à VHDL.
Ø à ã 1. Çàäàåì ñèíàïòè÷åñêèå âåñà èñêóññòâåííîãî íåéðîíà. Êàæäî-
ìó íåéðîíó çàäàåì áëîê îïåðàòèâíîé ïàìÿòè, ãäå õðàíÿòñÿ âåñà. Äëÿ
çàäàíèÿ âåñîâ êàæäîãî íåéðîíà èñïîëüçóþòñÿ ñëåäóþùèå ñèãíàëû:
synaddr (synapse address) — âûáîð ñèíàïñà, âåñ êîòîðîãî ñ÷èòûâàåò-
ñÿ èëè çàïèñûâàåòñÿ ïî åãî íîìåðó â äâîè÷íîì êîäå. Äëÿ íåéðîíà èç ÷å-
òûðåõ ñèíàïñîâ ýòîò âõîä äâóõáèòíûé, èç âîñüìè ñèíàïñîâ — òðåõáèòíûé
è òàê äàëåå;
synsetw (synapse set weight) — çíà÷åíèå âåñà, çàïèñûâàåìîå â ñèíàïñ;
synwren (synapse write enabled) — ïðè íàëè÷èè åäèíèöû íà âõîäå
íåéðîí çàïèñûâàåò â âûáðàííûé ñèíàïñ çíà÷åíèå ñèãíàëà synsetw, ïðè
íàëè÷èè íóëÿ íè÷åãî íå ïðîèñõîäèò.
Ø à ã 2. Íà âõîäû èñêóññòâåííîãî íåéðîíà ïîäàåì çíà÷åíèÿ âõîäíîãî
âåêòîðà, çàäàåì ïåðåìåííóþ õ, ðàâíóþ âûõîäó ñóììàòîðà: x w a
i
N
i i�
�
�
1
, ãäå
Ìåòîä è àëãîðèòìû ðåàëèçàöèè íà ÏËÈÑ ôóíêöèè
ISSN 0204–3572. Ýëåêòðîí. ìîäåëèðîâàíèå. 2015. Ò. 37. ¹ 4 67
à — âõîäû íåéðîíà; w — ñèíàïòè÷åñêèå âåñà íåéðîíà. Ïðè ðàñ÷åòå èñïîëü-
çóþòñÿ ÷èñëà ñ ôèêñèðîâàííîé òî÷êîé. Êàæäîå ÷èñëî ñîñòàâëÿåò 16 áèò, èç
êîòîðûõ äåâÿòü ïðèõîäèòñÿ íà öåëóþ ÷àñòü è ñåìü íà äðîáíóþ. Äëÿ àðèô-
ìåòè÷åñêèõ îïåðàöèé íàä ýòèìè ÷èñëàìè èñïîëüçóåòñÿ ñèíòåçèðóåìàÿ
áèáëèîòåêà fixed_pkg_c.vhdl, àðèôìåòè÷åñêèå îïåðàöèè êîòîðîé õîðîøî
îïòèìèçèðîâàíû.
Ø à ã 3. Ðàññ÷èòûâàåì ìîäóëü îò àðãóìåíòà ñèãìîèäàëüíîé ôóíêöèè
ïî çàäàííîé ïåðåìåííîé ��x x| |.
Ø à ã 4. Âûïîëíÿåì ðàçáèåíèå íà ëèíåéíûå êóñêè ñèãìîèäàëüíóþ
ôóíêöèþ àêòèâàöèè è îïðåäåëÿåì êîýôôèöèåíòû ëèíåéíûõ óðàâíåíèé k è
b (ðèñ. 3). Îïðåäåëÿåì êîýôôèöèåíòû ëèíåéíûõ óðàâíåíèé:
k b
x
x
,
[ , ; , ], ,
[ , ; , ], , ,
[
�
� �
� �
0234 0500 0 1
1129 0605 1 25
0, ; , ], , ,
[ , , , ], .
234 0500 25 4
0009 0946 4
� �
� �
�
�
�
�
�
�
�
x
x
Ø à ã 5. Îïðåäåëÿåì ïåðåìåííóþ f, âû÷èñëÿÿ åå çíà÷åíèå ïî ôîðìóëå
f k x b� � � .
Ø à ã 6. Åñëè x < 0, çíà÷åíèå ëîêàëüíîé ïåðåìåííîé èçìåíÿåòñÿ:
f f� �1 .
Ø à ã 7. Çàäàåì çíà÷åíèå âûõîäíîãî ñèãíàëà íåéðîíà ðàâíûì çíà-
÷åíèþ ïåðåìåííîé f.
Ï.È. Êðàâåö, Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ
68 ISSN 0204–3572. Electronic Modeling. 2015. V. 37. ¹ 4
y x
R
= 0,0092 + 0,9463
= 0,9563
2
y x
R
= 0,0383 + 0,8327
= 0,9614
2
y x
R
= 0,1285 + 0,6135
= 0,9779
2
y x
R
= 0,2338 + 0,5
= 0,9994
2
y x
R
= 0,1285 + 0,3865
= 0,9779
2
y x
R
= 0,0383 + 0,1673
= 0,9614
2
y x
R
= 0,0092 + 0,0537
= 0,9563
2
�� �� �� �� �� �� � � � � � �
�
x
y = f x( )
Ðèñ. 3. Êóñî÷íî-ëèíåéíàÿ àïïðîêñèìàöèÿ ñèãìîèäàëüíîé ôóíêöèè
Ðåàëèçîâàííûé ïî äàííîìó àëãîðèòìó èñêóññòâåííûé íåéðîí ñ ÷å-
òûðüìÿ âõîäàìè è ñèãìîèäàëüíîé ôóíêöèåé àêòèâàöèè íà ÏËÈÑ ñ
èñïîëüçîâàíèåì 16-ðàçðÿäíûõ ÷èñåë è ôèêñèðîâàííîé òî÷êîé çàíÿë îáúåì
672 åäèíèöû LUT (Look-Up Table — ïîèñêîâàÿ òàáëèöà) ñ àáñîëþòíîé
ïîãðåøíîñòüþ ± 0,005. Òî÷íîñòü ðåàëèçàöèè ñèãìîèäàëüíîé ôóíêöèè
ïðåäñòàâëåíà íà ðèñ. 4. Áûñòðîäåéñòâèå êàê ñóììàðíàÿ çàäåðæêà êîìáè-
íàöèîííîé ñõåìû áëîêà íåéðîíà ñîñòàâèëà 75,6 íñ. Ïðè óìåíüøåíèè èëè
óâåëè÷åíèè ÷èñëà ëèíåéíûõ îòðåçêîâ ñîãëàñíî (5), à òàêæå ÷èñëà âõîäîâ
íåéðîíà èëè ïðè èçìåíåíèè ðàçðÿäíîñòè ÷èñåë áóäåò èçìåíåí è èñïîëüçî-
âàííûé ðåñóðñ ÏËÈÑ äëÿ îäíîãî íåéðîíà, à òàêæå òî÷íîñòü è áûñò-
ðîäåéñòâèå.
Ðàññìîòðèì ðåàëèçàöèþ èñêóññòâåííûõ íåéðîííûõ ñåòåé íà ÏËÈÑ. Îä-
íîé èç ãëàâíûõ îñîáåííîñòåé íåéðîñåòåé ÿâëÿåòñÿ ïàðàëëåëüíàÿ îáðàáîòêà
ñèãíàëîâ. Ìíîãîñëîéíûå íåéðîííûå ñåòè ïðåäñòàâëÿþò ñîáîé îäíîðîäíóþ
âû÷èñëèòåëüíóþ ñðåäó.  òåðìèíîëîãèè íåéðîèíôîðìàòèêè ýòî — óíè-
âåðñàëüíûå ïàðàëëåëüíûå âû÷èñëèòåëüíûå ñòðóêòóðû, ïðåäíàçíà÷åííûå äëÿ
ðåøåíèÿ ðàçëè÷íûõ êëàññîâ çàäà÷. Ïðè àïïàðàòíîé ðåàëèçàöèè â ÏËÈÑ
êàæäûé íåéðîí ñåòè ÿâëÿåòñÿ îòäåëüíûì âû÷èñëèòåëüíûì áëîêîì (ðèñ. 5).
Íåéðîííàÿ ñåòü, ñîñòîÿùàÿ èç îòäåëüíûõ áëîêîâ, ïðåäñòàâëÿåò ñîáîé ïàðàë-
Ìåòîä è àëãîðèòìû ðåàëèçàöèè íà ÏËÈÑ ôóíêöèè
ISSN 0204–3572. Ýëåêòðîí. ìîäåëèðîâàíèå. 2015. Ò. 37. ¹ 4 69
f x( )
x
0,8
0,6
0,4
0,2
�� �� �� � � �
Ðèñ. 4. Ñèãìîèäàëüíàÿ ôóíêöèÿ, ðåàëèçîâàííàÿ â ÏËÈÑ
Íåéðîííàÿ
ñåòü
Ðåñóðñ ÏËÈÑ
(LUT)
Çíà÷åíèå íà âûõîäå
Ïîãðåøíîñòü
Áûñòðîäåéñòâèå,
íñ
Ðàñ÷åòíîå Ìîäåëüíîå
1-1-1 1344 0,5626879 0,546875 0,0158129 144,706
1-2-1 2402 0,62343554 0,609375 0,01406054 144,743
2-2-1 2402 0,63427442 0,609375 0,02489942 144,743
2-3-1 3206 0,6954868 0,671875 0,0236118 163,685
ëåëüíóþ âû÷èñëèòåëüíóþ ñòðóêòóðó. Äëÿ çàïóñêà íåéðîíà èñïîëüçóåòñÿ
âõîäíîé ñèãíàë ýòîãî íåéðîíà.
Ðåçóëüòàòû ìîäåëèðîâàíèÿ íåéðîñåòè ïðÿìîãî ðàñïðîñòðàíåíèÿ ïðè-
âåäåíû â òàáëèöå, ãäå íåéðîííàÿ ñåòü ïðåäñòàâëåíà òðåìÿ ÷èñëàìè: ïåðâîå —
ýòî ÷èñëî íåéðîíîâ âî âõîäíîì ñëîå, âòîðîå — ÷èñëî íåéðîíîâ â ñêðûòîì
ñëîå è òðåòüå — ÷èñëî íåéðîíîâ â âûõîäíîì ñëîå. Ïðèâåäåíû òàêæå çíà÷åíèÿ
íà âûõîäå èç íåéðîñåòè, ïîëó÷åííûå â ðåçóëüòàòå ìàòåìàòè÷åñêîãî ðàñ÷åòà, è
â ðåçóëüòàòå ìîäåëèðîâàíèÿ äàííîé íåéðîñåòè íà ÏËÈÑ. Ïîãðåøíîñòü
ïðåäñòàâëÿåò ñîáîé ðàçíèöó ìåæäó ýòèìè çíà÷åíèÿìè, à áûñòðîäåéñòâèå —
ñóììàðíóþ çàäåðæêó íåéðîííîé ñåòè â ÏËÈÑ.
Áûëè òàêæå ïðîìîäåëèðîâàíû íåéðîííûå ñåòè Õîïôèëäà è RBF-ñåòè.
Àïïàðàòíàÿ ðåàëèçàöèÿ íåéðîííûõ ñåòåé Õîïôèëäà íà ÏËÈÑ îòëè÷àåòñÿ
îò àïïàðàòíîé ðåàëèçàöèè ìíîãîñëîéíûõ íåéðîííûõ ñåòåé ïðÿìîãî ðàñ-
ïðîñòðàíåíèÿ ââåäåíèåì äîïîëíèòåëüíûõ îáðàòíûõ ñâÿçåé è ýëåìåíòîâ
çàäåðæêè âî âðåìåíè íà ýòèõ ñâÿçÿõ, ÷òî, â ñâîþ î÷åðåäü, óâåëè÷èâàåò
èñïîëüçóåìûé ðåñóðñ ÏËÈÑ. Àëãîðèòì àïïàðàòíîé ðåàëèçàöèè RBF-ñåòåé, â
òîì ÷èñëå èõ ñêðûòîãî ñëîÿ ðàäèàëüíî-áàçèñíûõ ôóíêöèé Ãàóññà, âûïîë-
íÿåòñÿ ñîãëàñíî ïðåäëîæåííîìó ìåòîäó, ñ òîé ëèøü ðàçíèöåé, ÷òî ôóíê-
öèÿ Ãàóññà çàïèñûâàåòñÿ ÷åðåç ñèãìîèäàëüíóþ ôóíêöèþ [11, 12]. Ìîäåëèðî-
âàíèå âûïîëíåíî íà ïðîãðàììíîì îáåñïå÷åíèè Xilinx ISE Design Suite 13.2 è
÷èïå ñåìåéñòâà Spartan 3-XC3S200 â ISE Simulator (ISim).
Ï.È. Êðàâåö, Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ
70 ISSN 0204–3572. Electronic Modeling. 2015. V. 37. ¹ 4
XLXN 52
synwren syngetw(15:0)
synwren syngetw(15:0)
XLXN 2
XLXN 25
XLXN 1(15:0)
XLXN 19(15:0)
XLXN 20(15:0)
XLXN 21(15:0)
XLXN 26(15:0)
XLXN 34(15:0)
XLXN 5(15:0)
synaddr1:0)
synaddr1:0)
synsetw(15:0)
synsetw(15:0)
y(15:0)
y(15:0)
synwren syngetw(15:0)
synaddr1:0)
synsetw(15:0) y(15:0)
neur4sigm
neur4sigm
neur4sigm
Ðèñ. 5. Íåéðîííàÿ ñåòü íà ÏËÈÑ
Âûâîäû
 ðåçóëüòàòå ïðîâåäåííûõ èññëåäîâàíèé íåéðîííûõ ñåòåé ïðè èõ àïïàðàòíîé
ðåàëèçàöèè íà ÏËÈÑ ïî ïðåäëîæåííîìó ìåòîäó äîñòèãíóòà âûñîêàÿ ñêî-
ðîñòü ôóíêöèîíèðîâàíèÿ èñêóññòâåííîãî íåéðîíà è íåéðîííûõ ñåòåé ñ ïî-
ìîùüþ ðàñïàðàëëåëèâàíèÿ âû÷èñëåíèé â ñàìîì íåéðîíå è íåéðîñåòè â öå-
ëîì. Âûñîêàÿ òî÷íîñòü è îïòèìàëüíîå èñïîëüçîâàíèå ðåñóðñîâ ÏËÈÑ
ïîçâîëÿò ñèíòåçèðîâàòü íà èõ îñíîâå íåéðîñåòåâûå ñèñòåìû óïðàâëåíèÿ,
ôóíêöèîíèðóþùèå â îäíîì òåìïå ñ ïðîöåññîì óïðàâëåíèÿ íåëèíåéíûìè
äèíàìè÷åñêèìè îáúåêòàìè, êîòîðûå ôóíêöèîíèðóþò â óñëîâèÿõ ñòðóêòóð-
íîé, ïàðàìåòðè÷åñêîé è èíôîðìàöèîííîé íåîïðåäåëåííîñòè.
ÑÏÈÑÎÊ ËÈÒÅÐÀÒÓÐÛ
1. Åãóïîâ Í.Ä. Ìåòîäû ðîáàñòíîãî, íåéðî-íå÷åòêîãî è àäàïòèâíîãî óïðàâëåíèÿ. — Ì. :
Èçä-âî ÌÃÒÓ èì. Í.Ý. Áàóìàíà, 2001. — 744 ñ.
2. Òåðåõîâ Â.À. Íåéðîñåòåâûå ñèñòåìû óïðàâëåíèÿ: Ó÷åá. ïîñîáèå äëÿ âóçîâ. — Ì. :
Âûñøàÿ øêîëà. 2002. —183 ñ.
3. Ñîëîâüåâ Â. Ïðîåêòèðîâàíèå öèôðîâûõ ñèñòåì íà îñíîâå ÏËÈÑ. — Ì. : Ðàäèî è ñâÿçü,
2003. — 376 ñ.
4. Ãèëüãóðò Ñ.ß. Àíàëèç ïðèìåíåíèÿ ðåêîíôèãóðèðóåìûõ âû÷èñëèòåëåé íà áàçå ÏËÈÑ
äëÿ ðåàëèçàöèè íåéðîííûõ ñåòåé // Çá. íàóê. ïðàöü ²ÏÌÅ ÍÀÍ Óêðà¿íè «Ìîäåëþ-
âàííÿ òà ³íôîðìàö³éí³ òåõíîëî㳿» — Âèï. 37. — Êè¿â: ²ÏÌÅ ÍÀÍ Óêðà¿íè, 2006. —
Ñ. 168—174.
5. Ñåðãèåíêî À.Ì. VHDL äëÿ ïðîåêòèðîâàíèÿ âû÷èñëèòåëüíûõ óñòðîéñòâ — Êèåâ: ×Ï
«Êîðíåé÷óê», ÎÎÎ «ÒÈÄ «ÄÑ», 2003. — 208 ñ.
6. Ñåðãèåíêî À.Ì., Ñèìîíåíêî Â.Ï. Îòîáðàæåíèå ïåðèîäè÷åñêèõ àëãîðèòìîâ â ïðîãðàì-
ìèðóåìûå ëîãè÷åñêèå èíòåãðàëüíûå ñõåìû // Ýëåêòðîí. ìîäåëèðîâàíèå. — 2007. —
29. — ¹ 2. — Ñ. 49—61.
7. Kravets P.I., Lukina T.I., Zherebko V.A., Shimkovich V.N. Methods of Hardware and Soft-
ware Realization of Adaptive Neural Network PID Controller on FPGA-Chip. // J. of Auto-
mation and Information Sciences. — 2011, Vol. 43, Issue 4. — P. 70—77.
8. Êðàâåöü Ï.²., Ëóê³íà Ò.É., Øèìêîâè÷ Â.Ì., Òêà÷ ².². Ðîçðîáêà òà äîñë³äæåííÿ òåõíî-
ëî㳿 îö³íþâàííÿ ïîêàçíèê³â íåéðîìåðåæåâèõ ìîäåëåé MIMO-îá’ºêò³â óïðàâë³ííÿ //
³ñí. ÍÒÓÓ «Êϲ». ²íôîðìàòèêà, óïðàâë³ííÿ òà îá÷èñëþâàëüíà òåõí³êà: Çá. íàóê.
ïðàöü. — 2012. — ¹ 57. — Ñ. 144—150.
9. Êðàâåö Ï.È., Øèìêîâè÷ Â.Í. Ìåòîä îïòèìèçàöèè âåñîâûõ êîýôôèöèåíòîâ íåéðîí-
íûõ ñåòåé ñ ïîìîùüþ ãåíåòè÷åñêîãî àëãîðèòìà ïðè ðåàëèçàöèè íà ïðîãðàììèðóåìûõ
ëîãè÷åñêèõ èíòåãðàëüíûõ ñõåìàõ //Ýëåêòðîí. ìîäåëèðîâàíèå. — 2013. — 35, ¹ 3. —
Ñ. 65—75.
10. Êðàâåöü Ï.²., Øèìêîâè÷ Â.Ì., Îìåëü÷åíêî Ï. Íåéðîìåðåæåâ³ êîìïîíåíòè ñèñòåì
êåðóâàííÿ äèíàì³÷íèìè îá’ºêòàìè ç ¿õ àïàðàòíî-ïðîãðàìíîþ ðåàë³çàö³ºþ íà FPGA /
³ñí. ÍÒÓÓ «Êϲ». ²íôîðìàòèêà, óïðàâë³ííÿ òà îá÷èñëþâàëüíà òåõí³êà: Çá. íàóê.
ïðàöü. — 2013. — ¹ 59. — Ñ. 78—85.
11. Êðàâåöü Ï.²., Øèìêîâè÷ Â.Ì., Çóáåíêî Ã.À. Òåõíîëîã³ÿ àïàðàòíî-ïðîãðàìíî¿ ðåàë³çàö³¿
øòó÷íîãî íåéðîíà òà øòó÷íèõ íåéðîííèõ ìåðåæ çàñîáàìè FPGA // Òàì æå. — 2012. —
¹ 55. — Ñ. 174—180.
Ìåòîä è àëãîðèòìû ðåàëèçàöèè íà ÏËÈÑ ôóíêöèè
ISSN 0204–3572. Ýëåêòðîí. ìîäåëèðîâàíèå. 2015. Ò. 37. ¹ 4 71
12. Êðàâåöü Ï.²., Øèìêîâè÷ Â.Ì., Çóáåíêî Ã.À. Ìîäåë³ øòó÷íèõ íåéðîííèõ ìåðåæ ïðè ¿õ
àïàðàòíî-ïðîãðàìí³é ðåàë³çàö³¿ íà FPGA / Ñá. òð. ÕIV ìåæäóíàðîäíîé íàó÷. êîíô. èì.
Ò.À.Òàðàí «Èíòåëëåêòóàëüíûé àíàëèç èíôîðìàöèè ÈÀÈ-2014», Êèåâ, 14—16 ìàÿ
2014 ã. — Êè¿â : Ïðîñâ³òà, 2014. — Ñ. 127—131.
P.I. Kravets, V.N. Shimkovich, D.A.Ferens
METHOD AND ALGORITHMS OF IMPLEMENTATION ON PLIS
THE ACTIVATION FUNCTION FOR ARTIFICIAL NEURON CHAINS
A method and algorithms of the hardware-software implementation of neuron networks on PLIS
of FPGA type using VHDL language is proposed in the work. Examples of the hardware-soft-
ware implementation by PLIS means of artificial neurons and neuron networks with sigmoid acti-
vation functions are presented; it is shown that the considerable velocity of data processing is pro-
vided and the use of PLIS resource is optimized owing to the developed method and algorithm.
K e y w o r d s: neuron networks, activation functions, PLIS, VHDL language.
REFERENCES
1. Yegupov, N.D. (2001), Metody robastnogo, neiro-nechetkogo i adaptivnogo upravleniya
[Methods of robust, neuro-illegible and adaptive control], Izdatelstvo MGTU im. N.E. Bauman,
Moscow, Russia.
2. Terekhov, V.A. (2002), Neirosetevye sistemy upravleniya: Ucheb.Posobie dlya vuzov [Neu-
ronetwork systems of control: Manual for Higher Educ. Inst.], Vysshaya shkola, Moscow,
Russia.
3. Soloviev, V. (2003), Proektirovanie tsifrovykh system na osnove PLIS [Design of digital sys-
tems on PLIS basis], Radio i svyaz, Moscow, Russia.
4. Gilgurt, S.Ya. (2006), “Analysis of the use of reconfiguratble computers based on PLIS for
implementation of neuron networks”, Ìîdelyuvannya ta informatsiini tekhnologii. Zb.
Nauk.Pr. IPME NAN Ukrainy, Iss. 37, pp. 168-174.
5. Sergienko, A.M. (2003), VHDL dlya proektirovaniya vychislitelnykh ustroistv [VHDL for
design of computing devices], ChP “Korneichuk”, OOO “TID “DS”, Kiev, Ukraine.
6. Sergienko, A.M. and Simonenko, V.P. (2007), “Mapping of periodic algorithms to pro-
grammed logical integral circuits”, Elektronnoe modelirovanie, Vol. 29, no. 2, pp. 49-61.
7. Kravets, P.I., Lukina, T.I., Zherebko, V.A. and Shimkovich, V.N. (2011), “Methods of
Hardware and Software Realization of Adaptive Neural Network PID Controller on FPGA-
Chip”, Journal of Automation and Information Sciences, Vol. 43, Iss. 4, pp. 70-77.
8. Kravets, P.I., Lukina, T.I., Shimkovich, V.N. and Òkach, ².². (2012), “Development and
studyof the process of estimation of indices of the control MOMO-objects models”, Visnyk
NTUU “KPI”, Informatyka, upravlinnya ta computer engineering: Zb. nauk. Prats, no. 57,
pp. 144-150.
9. Kravets, P.I and Shimkovich, V.N. (2013), “Method of optimization of weight coefficients
of neuron networks by means of genetic algorithm under implementation on programmed
logical integral circuits”, Elektronnoe modelirovanie, Vol. 35, no. 3, pp. 65-75.
10. Kravets, P.I., Shimkovich, V.N. and Îmelchenko, P. (2013), “Neuronetwork components of
the systems of control of dynamic objects and their hardware-software implementation on
FPGA”, Visnyk NTUU “KPI”, Informatyka, upravlinnya ta computer engineering: Zb.
nauk. Prats, no. 59, pp. 78-85.
Ï.È. Êðàâåö, Â.Í. Øèìêîâè÷, Ä.À. Ôåðåíñ
72 ISSN 0204–3572. Electronic Modeling. 2015. V. 37. ¹ 4
11. Kravets, P.I., Shimkovich, V.N. and Zubenko, G.A. (2012), “Technology of hardware-soft-
ware implementation of artificial neuron and artificial neuron networks by FPGA method”,
Visnyk NTUU “KPI”, Informatyka, upravlinnya ta computer engineering, no. 55, pp. 174-180.
12. Kravets, P.I., Shimkovich, V.N. and Zubenko, G.A. (2014), “Models of artificial neuron
networks under their hardware-software implementation on FPGA”, Intellectualnyi analiz infor-
matsii IAI-2014. Sbornik trudov XIV mezhdunarodnoi nauchnoi konferentsii im. T.A. Taran [In-
tellectual analysis of information. Collection of proceedings of T.A. Taran ÕIV International
Conference], Kiev, May 14-16, 2014, pp. 127-131.
Ïîñòóïèëà 21.05.15;
ïîñëå äîðàáîòêè 24.06.15
ÊÐÀÂÅÖ Ïåòð Èâàíîâè÷, êàíä. òåõí. íàóê, äîöåíò êàôåäðû àâòîìàòèêè è óïðàâëåíèÿ â
òåõíè÷åñêèõ ñèñòåìàõ Íàöèîíàëüíîãî òåõíè÷åñêîãî óíèâåðñèòåòà Óêðàèíû «ÊÏÈ».  1972 ã.
îêîí÷èë Íàöèîíàëüíûé òåõíè÷åñêèé óíèâåðñèòåò Óêðàèíû «Êèåâñêèé ïîëèòåõíè÷åñêèé
èíñòèòóò». Îáëàñòü íàó÷íûõ èññëåäîâàíèé — àâòîìàòèçèðîâàííûå ñèñòåìû óïðàâëåíèÿ
òåõíîëîãè÷åñêèìè ïðîöåññàìè.
ØÈÌÊÎÂÈ× Âëàäèìèð Íèêîëàåâè÷, àñïèðàíò, àññèñòåíò êàôåäðû àâòîìàòèêè è óïðàâ-
ëåíèÿ â òåõíè÷åñêèõ ñèñòåìàõ Íàöèîíàëüíîãî òåõíè÷åñêîãî óíèâåðñèòåòà Óêðàèíû «ÊÏÈ». Â
2010 ã. îêîí÷èë Íàöèîíàëüíûé òåõíè÷åñêèé óíèâåðñèòåò Óêðàèíû «Êèåâñêèé ïîëèòåõíè-
÷åñêèé èíñòèòóò». Îáëàñòü íàó÷íûõ èññëåäîâàíèé — àâòîìàòèçèðîâàííûå ñèñòåìû óïðàâ-
ëåíèÿ òåõíîëîãè÷åñêèìè ïðîöåññàìè.
ÔÅÐÅÍÑ Äìèòðèé Àíäðååâè÷, ñòóäåíò Íàöèîíàëüíîãî òåõíè÷åñêîãî óíèâåðñèòåòà Óêðàèíû
«ÊÏÈ», êàôåäðà àâòîìàòèêè è óïðàâëåíèÿ â òåõíè÷åñêèõ ñèñòåìàõ.
Ìåòîä è àëãîðèòìû ðåàëèçàöèè íà ÏËÈÑ ôóíêöèè
ISSN 0204–3572. Ýëåêòðîí. ìîäåëèðîâàíèå. 2015. Ò. 37. ¹ 4 73
|